CXL体系结构:高速互连的原理解析与实践电子书

内 容 提 要

编 委 会

主要作者简介

前 言

第一篇 CXL概述

第1章 CXL起源与发展

1.1 CXL的产生背景

1.1.1 新型应用需求飞速增长

1.1.2 多元化计算架构需求旺盛

1.1.3 PCIe鞭长莫及

1.2 相关互连协议的提出

1.3 CXL的提出与发展

1.4 CXL的应用场景

1.5 小结

第2章 CXL基础知识

2.1 PCIe体系结构

2.1.1 PCIe架构

2.1.2 PCIe的层次结构

2.1.3 PCIe配置扩展

2.1.4 PCIe设备的初始化

2.2 缓存一致性

2.2.1 缓存一致性问题的诱因

2.2.2 MESI简介

2.3 小结

第3章 CXL系统架构

3.1 CXL互连架构简介

3.2 CXL子协议

3.2.1 CXL.io

3.2.2 CXL.cache

3.2.3 CXL.mem

3.3 CXL设备

3.3.1 Type 1设备

3.3.2 Type 2设备

3.3.3 Type 3设备

3.3.4 多逻辑设备

3.3.5 CXL设备扩展和CXL Fabric

3.4 CXL核心组件

3.4.1 Flex总线

3.4.2 Flit

3.4.3 DCOH

3.4.4 HDM

3.4.5 交换机

3.5 CXL总线层次结构总览

3.6 小结

第4章 CXL产品简介

4.1 CXL处理器

4.1.1 第四代英特尔至强可扩展处理器

4.1.2 AMD EPYC 9004处理器

4.2 内存

4.2.1 三星CMM-D

4.2.2 海力士CMM-DDR5

4.2.3 澜起科技CXL内存扩展控制器芯片M88MX5891

4.3 CXL SSD

4.4 CXL交换芯片

4.5 CXL FPGA板卡

4.5.1 Agilex 7 FPGA

4.5.2 Intel Agilex 7 FPGA开发套件

4.5.3 浪潮F26A

4.6 CXL控制器IP

4.7 浪潮G7系列服务器

4.8 小结

第二篇 CXL体系结构

第5章 CXL事务层

5.1 核心概念

5.1.1 内存

5.1.2 缓存行的归属

5.2 CXL事务层协议

5.2.1 CXL.io事务层

5.2.2 CXL.cache事务层

5.2.3 CXL.mem事务层

5.3 CXL事务层架构

5.3.1 CXL事务层概念映射关系

5.3.2 CXL事务层硬件逻辑架构

5.4 CXL.cache事务层详解

5.4.1 CXL.cache Read请求

5.4.2 CXL.cache Read0请求

5.4.3 CXL.cache Write请求

5.4.4 CXL.cache Read0-Write请求

5.4.5 CXL.cache H2D请求

5.5 CXL.mem事务层详解

5.5.1 CXL.mem M2S请求

5.5.2 反向无效机制

5.6 CXL Type 1/Type 2主机请求HDM流程

5.6.1 主机缓存读设备内存

5.6.2 主机独占读设备内存

5.6.3 主机无缓存读设备内存

5.6.4 主机独占设备内存（无数据）

5.6.5 主机刷新设备缓存

5.6.6 主机弱有序写设备

5.6.7 主机无效缓存写设备

5.6.8 主机缓存写设备

5.7 CXL Type 1/Type 2设备请求HDM流程

5.7.1 设备读HDM-D

5.7.2 设备读HDM-DB

5.7.3 设备写HDM-D（Host Bias）

5.7.4 设备写HDM-DB

5.7.5 设备写HDM（仅内部实现）

5.8 CXL Type 1/Type 2设备请求主机内存流程

5.8.1 设备读主机内存

5.8.2 设备写主机内存

5.9 CXL Type 3主机请求HDM流程

5.9.1 主机读HDM-H

5.9.2 主机写HDM-H

5.10 小结

第6章 CXL链路层/物理层

6.1 核心概念

6.1.1 Flit

6.1.2 流量控制

6.1.3 错误检查

6.2 CXL链路层/物理层架构

6.3 CXL链路层详解

6.3.1 CXL链路层简介

6.3.2 CXL.io链路层

6.3.3 CXL.cache/mem链路层

6.4 CXL仲裁/复用详解

6.5 CXL物理层详解

6.5.1 CXL物理层简介

6.5.2 有序集块和数据块

6.5.3 CXL物理层帧结构

6.5.4 链路训练

6.6 小结

第7章 CXL交换技术

7.1 CXL交换机分类

7.1.1 单VCS交换机

7.1.2 多VCS交换机

7.2 交换机的配置和组成

7.2.1 CXL交换机的初始化

7.2.2 CXL交换机端口的绑定和解绑

7.2.3 MLD端口的PPB和vPPB行为

7.3 CXL协议的解码和转发

7.3.1 CXL.io

7.3.2 CXL.cache

7.3.3 CXL.mem

7.4 Fabric管理器API

7.4.1 CXL Fabric管理

7.4.2 Fabric管理模型

7.4.3 CXL交换机管理

7.4.4 MLD组件管理

7.4.5 系统操作的管理要求

7.4.6 Fabric管理API

7.5 CXL Fabric架构

7.5.1 CXL Fabric架构应用示例

7.5.2 全局架构附加内存

7.5.3 HBR和PBR交换机之间的互操作性

7.5.4 跨越Fabric的虚拟层次

7.6 小结

第8章 CXL设备的复位、管理和初始化

8.1 CXL系统复位概述

8.1.1 CXL设备复位类型

8.1.2 对CXL与PCIe复位行为差异

8.2 CXL系统复位进入流程

8.3 CXL设备睡眠状态进入流程

8.4 功能级复位

8.5 缓存管理

8.6 CXL复位

8.6.1 对易失性HDM的影响

8.6.2 软件行为

8.6.3 CXL复位和请求重试

8.7 全局持久性刷新

8.7.1 主机和交换机职责

8.7.2 设备职责

8.7.3 能量预算

8.8 热插拔

8.9 软件枚举

8.10 小结

第三篇 CXL工程实践

第9章 CXL相关系统软件

9.1 BIOS

9.2 ACPI

9.2.1 ACPI简介

9.2.2 ACPI表访问工具IASL

9.3 Linux与CXL驱动程序

9.3.1 cxl/acpi

9.3.2 cxl/pci

9.3.3 cxl/mem

9.3.4 cxl/port

9.3.5 cxl/core

9.4 CXL内存资源工具

9.4.1 内存性能测试工具

9.4.2 设备管理工具mxcli

9.5 小结

第10章 基于FPGA的CXL应用开发

10.1 R-Tile CXL IP

10.2 CXL BFM

10.3 CXL内存扩展

10.3.1 FPGA工程设计

10.3.2 功能仿真

10.3.3 性能测试

10.4 CXL GPGPU

10.4.1 Vortex GPGPU

10.4.2 FPGA工程设计

10.4.3 RTL功能仿真

10.5 小结

第四篇 CXL发展趋势和展望

第11章 CXL的发展趋势

11.1 技术创新和性能提升

11.2 标准化和生态建设

11.3 安全性和可靠性

11.4 小结

第12章 CXL的创新展望

12.1 CXL推进内存和存储的融合

12.2 CXL拓展边缘计算和物联网

12.3 CXL结合领域专用架构

12.4 小结